Jürgen Wassner (TA)

NameJürgen Wassner (TA)
  • Seite 1 von 1
      Bild:  Space Object Tracking with AI-Models

      Space Object Tracking with AI-Models

      Andreas Ming

          Bild:  Energy Efficient Edge-AI with Low-Precision POSIT Arithmetic on FPGA

          Energy Efficient Edge-AI with Low-Precision POSIT Arithmetic on FPGA

          Matej Hrvat

              Bild:  PLC-Modem als In-Situ Spektrumanalysator

              PLC-Modem als In-Situ Spektrumanalysator

              Elio Schmid

                  Bild:  HW/SW-Codesign of a tightly-coupled coprocessor for LTC neural networks

                  HW/SW-Codesign of a tightly-coupled coprocessor for LTC neural networks

                  Andreas Rebsamen

                      Bild:  CNN-Beschleuniger für Intelligente Space-Kamera

                      CNN-Beschleuniger für Intelligente Space-Kamera

                      Ivan Herger

                          Bild:  A CNN Acceleration Framework for FPGA-SoC

                          A CNN Acceleration Framework for FPGA-SoC

                          Bettina Wyss

                              Bild:  Smart Camera for 3D Inline Inspection

                              Smart Camera for 3D Inline Inspection

                              Silvan Murer

                                  Bild:  Acoustic Scene and Room Classification for Real-Time Applications

                                  Acoustic Scene and Room Classification for Real-Time Applications

                                  Silvio Emmenegger

                                      Bild:  Skalierbarer FPGA-Beschleuniger für Neuronale Netze

                                      Skalierbarer FPGA-Beschleuniger für Neuronale Netze

                                      Timo Hinninger

                                          Bild:  Embedded Object Detection with Convolutional Neural Networks

                                          Embedded Object Detection with Convolutional Neural Networks

                                          Cyrill Durrer

                                              Bild:  A Scalable Hardware Architecture for Binary Approximated Weights

                                              A Scalable Hardware Architecture for Binary Approximated Weights

                                              Mario Fischer

                                              Vorangehende SeiteDiese SeiteNächste Seite